晶圆导通电阻测试测量方法与技术要点

　　晶圆导通电阻(RDS(on))测试是半导体制造中监控功率器件(如MOSFET、IGBT、SiC/GaN器件)性能与工艺稳定性的核心环节。它贯穿WAT工艺监控和CP成品筛选全流程，但两者测试对象与核心目的截然不同。

　　一、 WAT阶段：工艺质量的“晴雨表”

　　WAT阶段的导通电阻测试并非直接测试功能芯片，而是测量划片槽(Scribe Line)中专用测试结构(Test Key)的电阻特性，用于监控前道工艺(如光刻、刻蚀、掺杂浓度、金属互连)的稳定性。

　　测试对象：划片槽内的导通结构、接触孔链(Contact Chain)、金属互连线等。

　　测试内容：

　　接触电阻(Rc)：监控多晶硅/扩散区到金属层(Contact)以及上下金属层之间(Via)的导通质量，通常通过串联数十至数百个接触孔推算单孔平均电阻。

　　互连电阻：反映金属布线层的导电性能，异常可能指向刻蚀过度或沉积不均。

　　薄层电阻(Rs)：监控主动区、多晶硅栅、各层金属的薄膜导电性。

　　核心目的：拦截工艺漂移。若WAT电阻参数超标，说明前道工艺存在系统性偏差，整片晶圆可能直接报废，避免流入后续环节。

　　二、 CP阶段：封装前的“性能初筛”

　　CP阶段直接对晶圆上每一颗独立的裸芯片(Die)进行导通电阻测试，是芯片功能与性能的“毕业考试”。

　　测试对象：晶圆上每个完整的MOSFET/IGBT裸芯片。

　　测试内容：

　　静态直流测试：施加栅源电压VGS(如10V)使器件完全导通，注入规定漏极电流IDS，测量漏源电压VDS，根据欧姆定律 RDS(on) = VDS / IDS 计算。

　　性能分级(Binning)：根据测试出的RDS(on)值、阈值电压(Vth)、击穿电压(BVdss)等参数，将合格芯片划分为不同等级，实现差异化定价。

　　核心目的：剔除不良品并控制成本。封装成本通常是CP测试成本的5-8倍，提前筛除RDS(on)超标或功能异常的Die，可避免对坏片进行昂贵封装。

　　三、 测量方法与技术要点

　　晶圆级导通电阻属于低阻值精密测量(常为毫欧级)，需采用特殊方法消除接触电阻与引线电阻干扰。

　　四线制(开尔文)测量法：WAT与CP测试的通用标准。将强制电流(Force)与电压感应(Sense)的探针路径完全分离，使电压表几乎无电流流过，从而消除测试回路中导线及探针接触电阻引起的压降误差，确保获取结构本身的真实电阻值。

　　脉冲电流测试法：针对MOSFET等功率器件，施加短时间电流脉冲并同步测量电压降，避免器件因持续通电自热导致电阻值漂移，保证测量准确性。

　　相邻晶粒法：一种高精度晶圆级RDS(on)测量方案。利用待测器件两侧相邻的相同器件分别施加电流和测量电压，替代传统的“卡盘-晶圆背面”电流回路，彻底消除晶圆与卡盘间接触电阻引入的误差，精度可达2.5mΩ。

　　动态RDS(on)测试(针对宽禁带器件)：对于SiC/GaN器件，需通过双脉冲测试法(DPT)或软件钳位法，测量其在高速开关过程中的真实导通电阻，以评估电荷俘获效应引起的“电流崩塌”现象。

　　四、 测试设备

　　参数分析仪(用于WAT)：如Keysight B1500/B1505A、Keithley 4200 SCS等，可输出精密电压/电流并测量电学参数，配合探针台完成划片槽测试结构的IV/CV特性表征。

　　自动测试设备ATE + 探针台(用于CP)：ATE生成测试信号并判断结果，探针台承载晶圆并精确定位(精度≤1μm)，通过探针卡与芯片焊盘建立临时电气连接，实现全晶圆自动化测试。

　　探针卡(Probe Card)：连接ATE与芯片焊盘的接口，类型包括悬臂式、垂直式、MEMS式等，需根据芯片间距和测试频率选型，其针尖精度直接影响接触电阻与测试稳定性。

来源：网络